特許

J-GLOBAL ID：200903043960686779

半導体装置の製造方法

発明者： 西川 龍司
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-035543
公開番号（公開出願番号）：特開平6-250217
出願日： 1993年02月24日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】 TFTアクティヴマトリクスの画素に用いられるITO膜の汚染を防止すること。【構成】 第1の金属膜(26)をゲート電極(25B)と画素電極(25A)との上に選択形成し、全面に第2の絶縁膜(27)、非晶質半導体層(28)、第3の絶縁膜(29)を順次形成する。動作半導体層の保護膜(29A)を形成したのちに、動作半導体層(28A)を形成し、第1の金属膜(26)と同種の第2の金属膜(31)、第3の金属膜(32)を順次形成し、第3の金属膜(31),第2の金属膜(32)及びと画素電極(25A)の上に選択形成された第1の金属膜(26A)とをエッチング・除去する。

請求項（抜粋）：

画素形成領域以外の領域に遮光膜が形成された透明基板上に、第1の絶縁膜,ITO膜を順次形成し、該ITO膜を選択的にエッチング・除去してゲート電極と画素電極とを形成する工程と、全面に第1の金属膜を形成したのちに、該第1の金属膜を選択的にエッチング・除去して前記ゲート電極と画素電極との上に残存させる工程と、全面に第2の絶縁膜を形成したのちに、コンタクト用半導体層および動作半導体層を形成する工程と、上面に、第2の金属膜,第3の金属膜を順次形成したのちに、前記第3の金属膜,第2の金属膜及び前記画素電極の上に選択形成された第1の金属膜をエッチング・除去して、ソース/ドレイン電極を形成しながら前記画素電極を露出させる工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/784