特許
J-GLOBAL ID：200903043962041805
整流素子およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高山 道夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-108877
公開番号（公開出願番号）：特開2000-299478
出願日： 1999年04月16日
公開日（公表日）： 2000年10月24日
要約：
【要約】【課題】 従来の整流素子はpn接合を有しているためオン状態でn型半導体中に少数キャリアが存在し、ターンオフ時間を十分低減できない。【解決手段】 単結晶シリコン半導体基板1の主面側に絶縁膜2としてシリコン酸化膜を有し、絶縁膜2上にn型の単結晶シリコン半導体層3を有する積層構造の半導体基板を用いて、n型の単結晶シリコン半導体層3に溝を有し、前記溝内部に絶縁膜4としてシリコン酸化膜を有し、カソード領域5としてn型の高濃度領域を有し、アノード電極6としてn型の単結晶シリコン半導体層3の溝を介してカソード領域5に対向する表面及び絶縁膜4上にチタンが付され、積層構造の基板表面の所望の領域と溝内部に絶縁膜7が付され、カソード電極8がカソード領域5に付され、さらにアノード電極6上に電極9が付された整流素子。
請求項（抜粋）：
単結晶シリコン半導体基板(1)の主面側に絶縁膜(2)を有し、絶縁膜(2)上にn型の単結晶シリコン半導体層(3)を有する積層構造の基板の前記n型の単結晶シリコン半導体層(3)に溝が形成され、前記溝の内部に絶縁膜(4)を有し、n型の単結晶シリコン半導体層(3)の所望の領域に溝の側面に接するカソード領域(5)としての高濃度のn型領域を有し、カソード電極(8)としてカソード領域(5)にオーミック接合となる第1の金属を有し、かつn型の単結晶シリコン半導体層(3)の前記の溝を介してカソード領域(5)と向かい合う側の表面及び前記溝の内部の絶縁膜(4)上にアノード電極(6)となるショットキー障壁を有する第2の金属を有することを特徴とする整流素子。
Fターム (15件)：
4M104AA09
, 4M104BB01
, 4M104BB02
, 4M104BB04
, 4M104BB13
, 4M104BB14
, 4M104CC03
, 4M104DD07
, 4M104DD89
, 4M104DD91
, 4M104EE02
, 4M104EE14
, 4M104FF13
, 4M104GG03
, 4M104HH20
