特許
J-GLOBAL ID：200903043968866954
ポリシング回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-050862
公開番号（公開出願番号）：特開平5-260069
出願日： 1992年03月09日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】 非同期転送モードにおいて高速対応可能で、かつハードウエア規模の拡大を抑えたポリシング回路を実現する。【構成】 入力するVPI番号毎にそれぞれ個別な処理回路を設ける。
請求項（抜粋）：
VPI毎にTセル時間中に入力に到来するセルがXセルを越えないとの契約があり、この契約に違反する入力セルを廃棄するポリシング回路において、入力に到来するセルのVPI番号を識別する手段と、この識別手段で識別される毎に加算計算するアップダウンカウンタと、この識別手段で識別されたTセル時間後に前記アップダウンカウンタの減算計算入力に信号を与えるシフトレジスタと、前記アップダウンカウンタの計数値がXを越える毎に廃棄信号を送出する手段と、を備えた個別処理回路を一つの入力に複数のVPI番号についてそれぞれ備えたことを特徴とするポリシング回路。
引用特許：
前のページに戻る
