特許
J-GLOBAL ID：200903043970106401
同期型半導体記憶装置および半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-296339
公開番号（公開出願番号）：特開平6-318391
出願日： 1993年11月26日
公開日（公表日）： 1994年11月15日
要約：
【要約】【目的】 チップ面積を増大させることなく高速でかつ安定に動作する同期型半導体記憶装置を提供する。【構成】 活性単位となるメモリアレイ(MA)は複数の小メモリアレイ(MK)に分割される。2つの小メモリアレイに対してローカルIO線対(LIO)が配置される。グローバルIO線対(GIO)はワード線シャント領域(WS)にワード線と交差するように配設される。ローカルIO線対とグローバルIO線対との交差部において接続スイッチ(BS)が設けられる。活性化されたメモリアレイの各小メモリアレイがローカルIO線対を介して対応のグローバルIO線対に接続される。これにより配線占有面積を増大させることなく複数ビットを同時に読出すことができる。
請求項（抜粋）：
各々が、行列状に配置された複数のメモリセルと、各前記列に対応して配置される複数のビット線対と、前記複数のビット線対の所定のビット線に対する容量バランスを与えるためのダミービット線とを含む複数のメモリセルアレイブロックと、前記複数のメモリセルアレイブロックに対応して設けられ、対応のメモリセルアレイブロックの選択されたメモリセルとデータ信号の授受を行なうための複数のローカルIO線と、前記複数のローカルIO線に共通に設けられ、ブロック指示信号により指定されたメモリセルアレイブロックに対応するローカルIO線とデータ信号の授受を行なうためのグローバルIO線と、プリチャージ指示信号に応答して、前記ダミービット線および対応のローカルIO線を電気的に接続して、前記ローカルIO線を所定電位にプリチャージするプリチャージ手段とを備える、半導体記憶装置。
FI (2件)：
G11C 11/34 362 C
, G11C 11/34 362 Z
