特許
J-GLOBAL ID：200903044012611261
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-128616
公開番号（公開出願番号）：特開平8-321516
出願日： 1995年05月26日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 E-FET及びD-FETを有する半導体装置の製造方法において製造上の歩留りを向上する。【構成】 スルー注入マスク16が使用され、注入ドース量及び加速電圧が一定値に保たれた1回のイオン注入工程でE-FET及びD-FETの各々のチャネル領域11E、11Dを形成するイオンが注入される。2段階に分けていたイオン注入工程が1回のイオン注入工程に集約され、しきい値電圧の相対的なばらつきが減少できる。さらに、イオン注入で発生するダメージの度合が等しくできる。
請求項（抜粋）：
基板主面の第1領域に対して前記第1領域と異なる第2領域にイオン注入されるチャネル形成用不純物イオンの加速エネルギーが減速できるスルー注入マスクを前記基板主面上に形成する工程と、前記スルー注入マスクを使用し、前記基板主面部の第1領域にチャネル形成用不純物イオンを注入し第1しきい値電圧に設定されたチャネル領域を有する第1トランジスタを形成するとともに、同一工程で、かつ同一加速エネルギー及び同一ドーズ量で前記基板主面部の第2領域に前記チャネル形成用不純物イオンを注入し前記第1しきい値電圧と異なる第2しきい値電圧に設定されたチャネル領域を有する第2トランジスタを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/266
H01L 29/80 B
, H01L 21/265 M
