特許
J-GLOBAL ID：200903044016496696
マトリクス型表示基板の製造方法および多層薄膜製造方法および製造装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-064392
公開番号（公開出願番号）：特開平6-273799
出願日： 1993年03月23日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 高い膜質の半導体膜を有するとともに小型化されたTFTを実現し、この信頼度の高いTFTが高密度に実装された表示基板を提供する。【構成】 TFTのコンタクト部半導体膜8を基板1の表面側に流される材料ガスを光励起によって反応させ、a-Si薄膜または微結晶シリコン薄膜を堆積して形成する。この際、ゲート電極3を遮光マスクとして紫外光52を基板1の裏側から照射するので、シリコン薄膜は基板1上の光透過部分およびゲート電極3のエッヂ内側沿いにのみ堆積する。このことにより、ソース・ドレイン電極間のギャップパターン13がフォトエッチングプロセスを介さずにシリコン薄膜の堆積時に自己整合的に形成され、位置ズレも生じない。また、ゲート絶縁膜5とチャネル部半導体膜6とコンタクト部半導体膜8とチャネル部保護絶縁膜を連続して堆積するので、チャネル部半導体膜6がパターン形成のフォトエッチング時に大気に露出されることがなく、界面汚染や膜質の劣化がない。
請求項（抜粋）：
光透過性の基板と、該基板上にマトリクス状に形成された複数の絵素電極と、各絵素電極に接続された薄膜トランジスタとを備え、各薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネル部半導体膜、コンタクト部半導体膜およびチャネル部保護絶縁膜がこの順で該基板上に形成されているとともに、該ゲート電極が遮光性の材料で形成されているマトリクス型表示基板の製造方法において、該基板上に該ゲート電極を形成する工程と、該ゲート電極を覆って、該基板上に該ゲート絶縁膜と、該チャネル部半導体膜と、該コンタクト部半導体膜および該チャネル部保護絶縁膜をこの順で連続して堆積する工程とを包含し、該コンタクト部半導体膜を堆積する工程を、光CVD法を用いて、該ゲート電極を遮光マスクとし、励起光を該基板の該ゲート電極が形成されている側とは反対側から照射し、該基板の該ゲート電極形成側に流された励起材料ガスを光励起によって反応させ、該基板上の光透過部分および該ゲート電極のエッヂ内側沿いにシリコン薄膜を形成して行うマトリクス型表示基板の製造方法。
IPC (3件)：
G02F 1/136 500
, H01L 21/336
, H01L 29/784
