特許

J-GLOBAL ID：200903044016685847

多孔質の低k誘電体層のブァイア側壁を封止する方法

発明者： キン - タン ジアン ,  ケネス ディー、ブレナン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテッド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-149427
公開番号（公開出願番号）：特開2003-031653
出願日： 2002年05月23日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】 新たに製造装置を必要としない多孔質低k誘電体層のブァイア側壁を封止する高信頼度、低コストの方法を提供する。【解決手段】 相互接続用金属線102を有する半導体基板の水平面に集積回路を完成させる方法において、前記基板一面に誘電体層103を形成する段階と、前記誘電体層中に実質的に垂直の孔105をエッチング形成して、前記金属線のうちの1つを露出させる段階と、内部に前記孔を有する前記構造体一面に、前記構造体の前記誘電体側壁を封止できるようになっているバリア層101を被着する段階と、前記孔の底部から前記バリア層を選択的に除去することによって、前記金属線を露出させる段階と、前記構造体に前記金属線と接触する銅から成る相互接続構造体405、407を形成する段階と、を具備したことを特徴とする。

請求項（抜粋）：

相互接続用金属線を有する半導体基板の水平面に集積回路を完成させる方法において、前記基板一面に誘電体層を形成する段階と、前記誘電体層中に実質的に垂直の孔をエッチング形成して、前記金属線のうちの1つを露出させる段階と、内部に前記孔を有する前記誘電体層一面に、前記誘電体層を封止できるようになっているバリア層を被着する段階と、前記孔の底部から前記バリア層を選択的に除去することによって、前記金属線を露出させる段階と、前記孔に前記金属線と接触する銅から成る相互接続構造体を形成する段階と、を具備したことを特徴とする前記方法。

Fターム (53件)：

5F033HH11 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH27 ,  5F033HH30 ,  5F033HH31 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH36 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ27 ,  5F033JJ30 ,  5F033JJ31 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ36 ,  5F033KK11 ,  5F033MM08 ,  5F033MM10 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR05 ,  5F033RR06 ,  5F033RR29 ,  5F033XX01 ,  5F033XX05 ,  5F033XX09 ,  5F033XX13 ,  5F033XX14 ,  5F033XX24