特許
J-GLOBAL ID：200903044032325737
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-328464
公開番号（公開出願番号）：特開平6-151815
出願日： 1992年11月13日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 低応力でバリア性の高いバリア層を実現する。【構成】 P型シリコン基板1に半導体素子を構成するN型拡散層31が形成され、基板1の表面を被うSiO2膜2には拡散層31上にコンタクトホール32が形成され、コンタクトホール32にはチタン膜3を介し、その上に3層構造のTiNバリアメタル層4,5,6が形成され、その上にアルミニウム系配線7が形成されている。バリアメタル層の最下層4は柱状構造で低密度なTiN膜、その上の第2層目のTiN膜5は微結晶粒構造で高密度なTiN膜、その上の第3層目のTiN膜6は柱状構造で低密度なTiN膜である。
請求項（抜粋）：
シリコン基板を被う絶縁膜にシリコン基板の拡散層上でコンタクトホールが形成され、そのコンタクトホールではシリコン基板とオーミック接触を得るためのメタル低抵抗層及びその上のバリアメタル層を介してアルミニウム系メタル配線層が形成されており、前記バリアメタル層は柱状構造の低密度な下層とその上の微結晶粒構造の高密度な層とを少なくとも含む多層構造であることを特徴とする半導体装置。
IPC (3件)：
H01L 29/46
, H01L 21/28 301
, H01L 21/90
