特許

J-GLOBAL ID：200903044052685055

コンピュータシステム

発明者： リタ・エム・オブライエン
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-176317
公開番号（公開出願番号）：特開平8-194563
出願日： 1995年07月12日
公開日（公表日）： 1996年07月30日
要約：

【要約】【課題】 コンピュータシステム内における電力管理のためのサブバスアクティビティ検出技術を提供する。【解決手段】 上記課題を解決するためのコンピュータシステムは、電力管理ユニットと周辺装置とに結合される統合されたプロセッサを含み、これはマルチプレクスされたアドレス/データラインを備える高性能周辺相互接続バスへのインタフェースを提供するバスインタフェースユニットを含む。統合されたプロセッサはさらにサブバス制御ユニットを含み、それにより、より低性能な2次的バスの外部導出が可能となる。2次的バスのための統合されたプロセッサからの別個になったアドレスおよびデータラインは必要ではない。したがって、統合されたプロセッサのピン数を著しく増やすことなく、高性能周辺装置がサポートされる。

請求項（抜粋）：

複数個のマルチプレクスされたアドレス/データラインを含む周辺バスと、前記複数個のマルチプレクスされたアドレス/データラインに結合される入力ポートを有するラッチと、前記複数個のマルチプレクスされたアドレス/データラインに結合される第1のポートを有するデータバッファと、統合されたプロセッサとを備え、前記統合されたプロセッサは、CPUコアと、前記CPUコアに結合される局所バスと、前記局所バスおよび前記周辺バス間でデータ、アドレス、および制御信号をインタフェースさせることのできるバスインタフェースユニットと、前記バスインタフェースユニットおよび前記ラッチに結合され、前記周辺バス上における有効なアドレスの存在を示すローディング信号を発生することのできるサブバス制御ユニットとを含み、さらに前記ラッチの出力ポートに結合される複数個のアドレス指定ラインおよび前記データバッファの第2のポートに結合される複数個のデータラインを有する周辺装置と、前記周辺バスに結合される電力管理ユニットとを備え、前記電力管理ユニットは、前記コンピュータシステム内で電力を管理するための電力管理ステートマシンと、前記電力管理ステートマシンおよび前記周辺バスに結合されるシステムモニタと、前記システムモニタに結合される構成レジスタとを含み、前記構成レジスタ内に記憶された値は前記周辺バスからのデータが前記電力管理ユニット内で遮蔽される、前記周辺バスにおけるアドレス位相の発生後の期間を制御する、コンピュータシステム。