特許
J-GLOBAL ID：200903044062098484
ラッチ回路、シフトレジスタ回路、および画像表示装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-105236
公開番号（公開出願番号）：特開2000-187994
出願日： 1999年04月13日
公開日（公表日）： 2000年07月04日
要約：
【要約】【課題】 クロック信号線の負荷軽減および消費電力の低下を図り、低電圧インターフェースと低消費電力とを両立させる。【解決手段】 クロック信号ckが“H”であり、入力パルス信号in(第1制御信号)が“H”の場合には、n型トランジスタM15,M16がオンして出力ノード/OUTはGNDレベルになる。そうすると、p型トランジスタM12はオンして、出力ノードOUTはVcc(16V)レベルになる。こうして、ラッチ回路LATは、第1,第2制御信号およびクロック信号ckが“H”の場合はレベルシフタ回路として動作し、それ以外はレベル保持回路として動作する。したがって、ラッチ回路LATで構成されたシフトレジスタ回路は低電圧インターフェースとして機能すると共に、ラッチ回路LATが非アクティブである場合にクロック信号ckの入力が停止されて、クロック信号線の負荷軽減および消費電力の低下が図られる。
請求項（抜粋）：
パルス信号とクロック信号とが入力され、このクロック信号に同期して上記パルス信号を伝送するラッチ回路において、上記クロック信号またはパルス信号の振幅は、上記ラッチ回路から出力されるパルス信号の振幅よりも小さいことを特徴とするラッチ回路。
IPC (7件)：
G11C 19/00
, G02F 1/133 505
, G09G 3/20 622
, G09G 3/20 623
, G09G 3/36
, H03K 3/356
, H03K 19/0185
G11C 19/00 K
, G11C 19/00 B
, G02F 1/133 505
, G09G 3/20 622 E
, G09G 3/20 623 H
, G09G 3/36
, H03K 3/356 E
, H03K 19/00 101 E
