特許

J-GLOBAL ID：200903044063046348

半導体集積回路装置およびその製造方法

発明者： 飯島 晋平 ,  櫛田 惠子 ,  菅原 安浩 ,  金井 美鈴
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-242329
公開番号（公開出願番号）：特開平11-087651
出願日： 1997年09月08日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 情報蓄積用容量素子の蓄積電荷量を増加する。【解決手段】 情報蓄積用のキャパシタCを下部電極27、容量絶縁膜28およびプレート電極29で構成し、下部電極27をブロッキング層27a、下部導電層27bおよび柱状部分27cで構成する。下部導電層27bはイリジウムをターゲットとしアルゴンと酸素が1対1の比で混合されたガスを原料とする反応性スパッタ法で、比較的低い圧力(5mTorr)の条件のもとに形成された非晶質な酸化イリジウムとし、柱状部分27cは同様の反応性スパッタ法で、比較的高い圧力(20mTorr)の条件のもとに形成され、主配向面を(101)面とする選択的に成長した結晶酸化イリジウムとする。また、容量絶縁膜28はCVD法で形成された酸化タンタル膜を酸素雰囲気で800°C、3分の熱処理を施して結晶化する。

請求項（抜粋）：

半導体基板の主面上に形成されたメモリセル選択用MISFETに直列に接続され、下部電極、前記下部電極に接して形成された酸化タンタルを主成分とする容量絶縁膜、および前記容量絶縁膜を介し前記下部電極に対向して形成された上部電極を備えた情報蓄積用容量素子を有する半導体集積回路装置であって、前記下部電極は、酸化イリジウムからなる複数の柱状部分と、前記柱状部分の底部に位置する導電膜とを有することを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 651 ,  H01L 21/90 C ,  H01L 27/04 C ,  H01L 27/10 621 C