特許
J-GLOBAL ID：200903044066523201
半導体集積回路装置およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-142633
公開番号（公開出願番号）：特開2000-332116
出願日： 1999年05月24日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】 冗長回路の一部を構成するヒューズの信頼性を向上することのできる技術を提供する。【解決手段】 CCBバンプ5の下地金属BLMは、無機絶縁膜10aおよびPIQ膜10bが積層された表面保護膜10の上層に形成し、冗長回路の一部を構成するヒューズ8は、無機絶縁膜10a上のみに形成する。さらに、ヒューズ8は、上記下地金属BLMと同一材料によって構成するが、ヒューズ8の切断箇所8aは、下地金属BLMの一金属層9aのみによって構成される。
請求項（抜粋）：
半導体チップに形成された複数の電極導体パターンを、無機絶縁膜および有機絶縁膜が下層から順に積層された表面保護膜の上層に形成し、冗長回路の一部を構成する複数のヒューズを、前記無機絶縁膜上のみに形成するとともに、前記電極導体パターンの少なくとも一部の構成材料によって前記ヒューズを構成することを特徴とする半導体集積回路装置。
Fターム (17件)：
5F064BB13
, 5F064BB14
, 5F064BB40
, 5F064CC12
, 5F064CC16
, 5F064DD42
, 5F064DD48
, 5F064EE32
, 5F064EE33
, 5F064EE34
, 5F064FF02
, 5F064FF27
, 5F064FF32
, 5F064FF33
, 5F064FF42
, 5F064FF60
, 5F064GG10
