中央処理装置のバックアップ回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-141533
公開番号（公開出願番号）：特開平10-333788
出願日： 1997年05月30日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】最小限のバックアップキャパシタを使用し、電源瞬断時に電源断直前の動作状態を維持する中央処理装置のバックアップ回路を得る。【解決手段】リセット信号bを入力したワンショットマルチバイブレータ3は、一定時間のハイレベル信号を出力する。このハイレベル信号を出力する時間は、外付けされるキャパシタC2 と抵抗器Rの時定数により定まる。フリップフロップ4ではリセット信号bの立ち上がりをトリガとし、ワンショットマルチバイブレータ3の出力信号をラッチする。ラッチされた信号は、CPU1の入力ポートに読み込まれる。入力ポートがハイの時は電源瞬断であり、ローの時は電源オフ後の再投入と判定する。ハイの時は、RAM5内のパラメータをCPU1に読み込み、ローの時はRAM5をクリアしCPU1を初期設定する。

請求項（抜粋）：

主直流電源が中央処理装置の動作する最低電圧値以下に低下した期間をリセット信号として検出するリセット信号発生手段と、前記リセット信号の前縁を基に一定時間を計測する定時間計測手段と、前記リセット信号の幅が前記一定時間より短い場合は電源瞬断と判断し前記リセット信号の幅が前記一定時間より長い場合は電源再投入と判断する電源ステータス検出手段と、前記中央処理装置の動作状態を記憶するメモリー手段と、前記定時間計測手段と前記電源ステータス検出手段と前記メモリー手段とを少なくとも前記一定時間以上電源バックアップする電源バックアップ手段と、前記電源瞬断後に前記メモリー手段に格納されているパラメータ値を前記中央処理装置に入力するパラメータ値入力手段と、前記電源再投入後に前記中央処理装置を初期設定する初期設定手段とを含むことを特徴とする中央処理装置のバックアップ回路。

IPC (4件)：

G06F 1/30 , G06F 1/28 , G06F 1/26 , G06F 12/16 340

FI (4件)：

G06F 1/00 341 V , G06F 12/16 340 M , G06F 1/00 333 H , G06F 1/00 335 A

前のページに戻る