半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-199505
公開番号（公開出願番号）：特開2001-028193
出願日： 1999年07月13日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】製造プロセスが変動しても、誤読み出しを防止し、安定した読み出し特性が得られる半導体記憶装置を提供する。【解決手段】切換回路110は、インバータ111、トランスミッションゲート112,113から構成され、インバータには、セレクト信号(select)が印加されている。メモリセル51(evenセル)が選択された場合には、セレクト信号はHレベルとなり、第1のリファレンス電圧Vref1をセンスアンプ71の入力トランジスタ74のゲートに印加し、メモリセル52(oddセル)が選択された場合には、セレクト信号はLレベルとなり、第2のリファレンス電圧Vref2をセンスアンプ71の入力トランジスタ74のゲートに印加するように切換えを行う。

請求項（抜粋）：

複数のメモリセルが半導体基板上に配置されており、該複数のメモリセルは、ソースラインにソースが共通接続されドレインが1つのカラムラインに共通接続され、異なるロウラインによってそれぞれ選択される第1及び第2のメモリセルを含み、前記第1及び第2のメモリセルのうち、前記カラムライン及びロウラインによって選択されたメモリセルにセル電流を流すための第1の電圧印加手段と、前記第1及び第2のメモリセルと同一構造を有し、かつ同様に配置されたリファレンス用の第1及び第2のリファレンスセルと、前記第1のリファレンスセルに第1のリファレンス電流を流すための第2の電圧印加手段と、前記第2のリファレンスセルに第2のリファレンス電流を流すための第3の電圧印加手段と、前記第1、第2のリファレンス電流のいずれかを出力する切換回路と、前記セル電流と前記切換回路によって出力されるリファレンス電流とを比較するセンスアンプ手段と、を備え、前記切換回路は、第1のメモリセルが選択された場合には、第1のリファレンス電流を出力し、第2のメモリセルが選択された場合には第2のリファレンス電流を出力することを特徴とする半導体記憶装置。

IPC (5件)：

G11C 16/06 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

G11C 17/00 634 E , H01L 27/10 434 , H01L 29/78 371

Fターム (22件)：

5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD07 , 5B025AD09 , 5B025AE08 , 5F001AA21 , 5F001AA22 , 5F001AA25 , 5F001AB03 , 5F001AD12 , 5F001AD41 , 5F001AE03 , 5F001AH07 , 5F083EP02 , 5F083EP25 , 5F083GA11 , 5F083LA03 , 5F083LA10 , 5F083LA12 , 5F083LA16 , 5F083ZA28

前のページに戻る