特許
J-GLOBAL ID：200903044126555507
半導体素子分離領域の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
西田 新
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261970
公開番号（公開出願番号）：特開平5-102295
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 スリットを防止し、高集積化の進む半導体集積回路に適した信頼性の向上した半導体素子分離領域の形成方法を提供する。【構成】 第1の発明では、第1の溝内に埋め込まれた第2の薄膜中央部分に、基板に達するスリットが形成し、その後、その側壁に残存する第2の薄膜をマスクにして第2の溝を形成した後、この第1および第2の溝により形成されたT字型の溝内に第3の薄膜を埋め込む。また、第2の発明では、第1の溝内に埋め込まれた第2の薄膜をエッチングすることにより、第2の溝を形成するためのマスクが形成され、その後、その第1の溝内に残存する第2の薄膜をマスクとして、エッチングを行うことにより第2の溝を形成した後、この第1および第2の溝により形成されたT字型の溝内に第3の薄膜を埋め込む。
請求項（抜粋）：
シリコン半導体基板上に第1の薄膜を形成した後、その第1の薄膜上にレジストパターンを形成し、そのレジストパターンをマスクとして素子分離領域となる基板上の上記第1の薄膜を除去し、さらにその部分の上記基板をエッチングすることにより所定深さの第1の溝を形成した後、上記レジストパターンを除去し、その後、上記第1の溝を埋め込むように上記第1の薄膜上に第2の薄膜を形成した後、上記第1の薄膜が露出し、かつ、上記第1の溝内部の上記第2の薄膜が残存するよう上記第2の薄膜をエッチングし、その後、フッ酸溶液処理により上記溝内部に残存する第2の薄膜の中央部分にスリットを発生させた後、さらにそのスリット底部が上記基板表面に到達するまで異方的にエッチングし、その後、上記第1の薄膜および上記第1の溝側壁に残存する第2の薄膜をマスクとして、上記スリット直下の上記基板をエッチングすることにより、第2の溝を形成した後、上記第1の薄膜および上記第1の溝側壁に残存する第2の薄膜を除去し、その後、上記第1および第2の溝内を埋め込むように上記基板上に第3の薄膜を形成した後、その第3の薄膜上に流動性の第4の薄膜を形成し、その後、上記各溝内を除く部分の基板が露出するまで上記第4の薄膜および第3の薄膜をエッチングする半導体素子分離領域の形成方法。
引用特許：
前のページに戻る
