特許
J-GLOBAL ID：200903044145473651
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261940
公開番号（公開出願番号）：特開平5-102495
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 本発明は、簡素化されたプロセスで薄膜構造部を形成して量産性を高めることを目的とする。【構成】 面方位(100)の半導体基板1の表面に、埋込層3となる高不純物濃度領域を形成した後エピタキシャル層2を形成する工程、半導体基板1の裏面に異方性エッチングを施して埋込層3に達するV溝7ないしはV穴を形成する工程、選択エッチングにより埋込層3を選択的に除去して埋込層3上部のエピタキシャル層2により薄膜構造部10を形成する工程を有することを特徴とする。
請求項（抜粋）：
半導体の薄膜構造部を有する半導体装置の製造方法であって、面方位(100)の半導体基板の表面に、埋込層となる高不純物濃度領域を形成した後エピタキシャル層を形成する工程と、前記半導体基板の裏面に異方性エッチングを施して前記埋込層に達するV溝ないしはV穴を形成する工程と、選択エッチングにより前記埋込層を選択的に除去して当該埋込層上部の前記エピタキシャル層により薄膜構造部を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
