特許

J-GLOBAL ID：200903044154438095

半導体集積回路装置

発明者： 久保埜 昌次
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平2-412111
公開番号（公開出願番号）：特開平7-037381
出願日： 1990年12月19日
公開日（公表日）： 1995年02月07日
要約：

【要約】 (修正有)【目的】 広範囲の電源電圧に対して安定して所望の電流供給能力を持つ、内部降圧回路を備えた半導体集積回路装置を提供する。【構成】 電源電圧VCCが低下すると、差動MOSFETM5とM6のソースとドレインとが短絡された状態となり、電流源MOSFETM7のバイアス電流が並列形態にされたMOSFETM3とM4に流れることなる。同様に、差動MOSFETM15と1M6が短絡された状態となり、電流源MOSFETM9のバイアス電流が並列形態にされたMOSFETM13とM14に流れることなる。等価MOSFETM34のコンダクタンスを等価MOSFETM134に対して十分大きい比に設定すると、ノードN4はハイにノードN5はロウにされる。これにより、Pチャンネル出力MOSFETM10は、最大のコンダクタンスを持つようにされ、電源電圧VCCに従って大きな電流供給能力を持つ出力電圧VCLを形成する。

請求項（抜粋）：

基準電圧と出力電圧とを受ける第1導電型の第1の差動MOSFETと、その共通ソース側に設けられた電流源と、上記第1の差動MOSFETのドレインに設けられ電流ミラー形態にされた第2導電型の負荷MOSFETとからなる差動増幅回路と、基準電圧と出力電圧を受ける第1導電型の第2の差動MOSFETと、その共通ソース側に設けられた電流源と、上記第2の差動MOSFETのドレインに設けられ、そのゲートに差動増幅回路の出力信号が供給された第2導電型の一対のMOSFETとからなり、上記一対のMOSFETのうちの一方のドレインから増幅信号を出力する反転増幅回路と、上記反転増幅回路の増幅信号を受けて出力信号を形成する第2導電型の出力MOSFETとからなる内部降圧回路を備えてなることを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 11/407 ,  G05F 1/56 310 ,  G05F 1/618 310 ,  G05F 3/24