特許

J-GLOBAL ID：200903044158599069

半導体集積回路装置およびその製造方法および内部電圧発生回路

発明者： 大石 司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-272592
公開番号（公開出願番号）：特開平8-138381
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 ゲート回路のスタンバイ時等におけるサブスレショルド電流を低減するとともにサブ電源電圧伝達線とメイン電源電圧伝達線との間の電圧差を小さくし、これにより低消費電流で高速動作する半導体記憶装置を実現することを目的とする。【構成】 ゲート回路Gに対し一方電源として、電源電圧VCHを伝達するメイン電源電圧伝達線100と、サブ電源電圧伝達線110とを設け、このメイン電源電圧伝達線100とサブ電源電圧線110の間に高抵抗の抵抗素子Rを設けるとともに、サブ電源電圧線110に絶縁ゲート型電界効果トランジスタで構成されるキャパシタCを接続する。ゲート回路Gはサブ電源電圧伝達線110上の電圧VCを動作電源電圧として動作する。これにより、サブ電源電圧線110上の電圧をゲート回路Gにおけるサブスレッショルド電流とバランスする電圧レベルに維持するとともにキャパシタCにより電圧VCを安定に維持する。

請求項（抜粋）：

第1の論理レベルの電圧を伝達するメイン電圧伝達線と、サブ電圧伝達線と、前記メイン電圧伝達線と前記サブ電圧伝達線との間に接続される抵抗素子と、前記サブ電圧伝達線と第2の論理レベルの電圧を供給するノードとの間に接続される、絶縁ゲート型電界効果トランジスタで構成されるキャパシタと、前記サブ電圧伝達線上の電圧を一方動作電源電圧として動作し、与えられた信号に所定の論理処理を施して出力するゲート回路とを備える、半導体集積回路装置。

IPC (8件)：

G11C 11/413 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

G11C 11/34 335 A ,  G11C 11/34 354 F ,  H01L 27/04 B ,  H01L 27/08 321 L ,  H01L 27/10 681 F

引用特許：

審査官引用 (3件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-345901   出願人：株式会社日立製作所
• 特開平4-123466
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-000973   出願人：株式会社日立製作所