特許
J-GLOBAL ID：200903044161516140
トレンチ・ゲート半導体装置と製造方法
発明者：
,
出願人/特許権者：
代理人 (5件)：
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2004-510022
公開番号（公開出願番号）：特表2005-528796
出願日： 2003年05月21日
公開日（公表日）： 2005年09月22日
要約：
トレンチ・ゲート(8)下部に設けられたフィールド・プレート(24)を有する、MOSFET又はIGBT等のトレンチ・ゲート半導体装置が再現性の高いプロセスにより製造される。このプロセスは、エッチングによりゲート(8)を受けるための第一の溝(28a)を半導体本体(20)内に設け、そして、エッチングにより半導体本体(20)の上主面(20a)内に第二の溝(28b)を設け、第二の溝(28b)は第一の溝(28a)の底部から延在し、そして、第一の溝より狭い工程を含む。この発明は半導体本体の上主面(20a)下部のゲートの垂直部分をより良く制御できる。
請求項（抜粋）：
絶縁ゲートを内部に有するトレンチの第一の部分と、該第一のトレンチ部分の底部から延在する前記トレンチの第二の部分とを確定する半導体本体を含むトレンチ・ゲート半導体装置の製造方法であって、前記半導体本体は、前記第一のトレンチ部分近傍のチャネル形成領域により分離された第一の導電型のソース領域とドレイン領域とを備え、該ドレイン領域はドレイン・ドリフト領域とドレイン・コンタクト領域とを備え,前記ドレイン・ドリフト領域は前記チャネル形成領域と前記ドレイン・コンタクト領域との間にあり、前記ドレイン・ドリフト領域は前記ドレイン・コンタクト領域より軽度にドーピングされ、前記ゲートと前記ドレイン・コンタクト領域との間の前記トレンチの前記第二の部分内に設けられたフィールド・プレートとを備え、前記方法は、
エッチングにより前記半導体本体内に第一の溝を設け、
前記第一の溝の横壁近傍に複数のスペーサを形成し、該複数スペーサ間に開口が確定され、
前記複数スペーサ間の開口を介してエッチングにより前記半導体本体内に第二の溝を設け、該第二の溝は前記第一の溝の底部から前記ドレイン・コンタクト領域へ向かって延在し、そして、前記第二の溝は前記第一の溝より狭く、
前記第二の溝の底部と横壁を酸化させてフィールド・プレート絶縁層を形成する工程を備えたことを特徴とする方法。
IPC (4件)：
H01L29/78
, H01L21/336
, H01L29/06
, H01L29/41
H01L29/78 652P
, H01L29/78 652H
, H01L29/78 652Q
, H01L29/78 653A
, H01L29/06 301F
, H01L29/78 658G
, H01L29/78 658F
, H01L29/44 Y
, H01L29/44 L
4M104AA01
, 4M104BB01
, 4M104DD63
, 4M104FF10
, 4M104GG09
, 4M104GG18
