特許
J-GLOBAL ID：200903044164944673
スナバ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-174607
公開番号（公開出願番号）：特開平6-022536
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 スナバコンデンサの放電電流により生じる主スイッチ素子のターンオン損失を低減し、運転効率を向上させること。【構成】 主スイッチ素子4が導通を開始した所定時間後に導通を開始する補助スイッチ素子24を設け、第1のコンデンサ10の電荷が補助スイッチ素子24、第2のコンデンサ14、リアクトル6、主スイッチ素子4の経路で第2のコンデンサ14に移行するときの放電電流によるターンオン損失を低減させるようにしたもの。
請求項（抜粋）：
一端が直流電源に接続された電流上昇率を抑制するリアクトルを介して負荷側に電力を供給する主スイッチ素子と、ダイオードを介して前記主スイッチ素子に並列接続され電圧上昇率を抑制する第1のコンデンサと、一端が前記直流電源に接続され蓄積された電荷が電力処理部を介して電源側に回生される第2のコンデンサを備えた回路において、前記主スイッチ素子が導通を開始した所定時間後に導通を開始する補助スイッチ素子を設け、前記第1のコンデンサの電荷が前記補助スイッチ素子、前記第2のコンデンサ、前記リアクトル、前記主スイッチ素子の経路で前記第2のコンデンサに移行するときの放電電流によるターンオン損失を低減させることを特徴とするスナバ回路。
IPC (2件)：
前のページに戻る
