半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：八田幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-277946
公開番号（公開出願番号）：特開平7-273214
出願日： 1994年11月11日
公開日（公表日）： 1995年10月20日
要約：

【要約】【構成】トレンチにより分離された複数の第1ピラー18および第2ピラー18a と、該第1ピラーを取り囲みながら形成されるゲート絶縁膜およびワードラインとなるゲート電極31と、前記第1ピラーおよび前記第2ピラーに垂直に形成される2つの不純物領域43,44 およびその間のチャネル領域45と、前記第2ピラーを取り囲み、前記第1不純物領域と連結されたビットライン27と、を具備する半導体装置およびその製造方法。【効果】これにより、上部にキャパシターを形成する際、隣り合う層に対するデザインマージンが確保でき、また、セル領域対ストレージノード41領域の比率を高めセル領域の効率を極大化させうる。

請求項（抜粋）：

第1トレンチにより分離された複数の第1ピラーと前記第1ピラーの下面に連結されながら該第1トレンチより口径の小さい第2トレンチにより分離された第2ピラーを有する半導体基板と、前記第1トレンチの中に形成され、前記複数の第1ピラーを取り囲みながら形成されるゲート絶縁膜およびゲート電極と、前記複数の第1ピラーを取り囲みながら形成されるゲート電極同士を絶縁するために形成された第2分離絶縁膜と、前記第1ピラーおよび前記第2ピラーに垂直に形成される第1不純物領域、第2不純物領域、および該第1および第2不純物領域の間に位置するチャネル領域と、前記第2分離絶縁膜により絶縁され前記ゲート電極を連結するワードラインと、前記第2ピラーを取り囲みながら形成され、前記第1不純物領域と連結され、前記ワードラインとマトリックス形態に交叉しながら形成されるビットラインと、前記第2トレンチの内面および前記第1トレンチの底に形成され前記ビットライン間の絶縁のために形成された第1分離絶縁膜と、を具備することを特徴とする半導体装置。

IPC (2件)：

H01L 21/8242 , H01L 27/108

引用特許：

出願人引用 (5件)

特開平2-159058
特開平2-198170
特開平2-083968

全件表示

前のページに戻る