特許

J-GLOBAL ID：200903044198021892

半導体装置

発明者： 鵜戸 真也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 森岡 正樹
公報種別：公開公報
出願番号（国際出願番号）：特願2000-250912
公開番号（公開出願番号）：特開2002-064149
出願日： 2000年08月22日
公開日（公表日）： 2002年02月28日
要約：

【要約】【課題】本発明は、アナログスイッチ回路と容量素子とスイッチングノイズを低減させるノイズキャンセル回路とを備えた半導体装置に関し、素子面積の拡大を抑えた半導体装置を提供することを目的とする。【解決手段】ノイズキャンセル回路は、ゲート絶縁膜32を介してN型半導体層及び隣接する素子間分離領域L上に形成され、Nch-MOSFET4のゲート電極Cに接続されるゲート電極Fと、出力配線Dに接続されるP型半導体層とを備えるノイズキャンセル素子22を有している。さらに、ゲート絶縁膜32を介してP型半導体層及び隣接する素子間分離領域L上に形成され、Pch-MOSFET2のゲート電極Bと接続されるゲート電極Eと、出力配線Dに接続されるN型半導体層とを備えるノイズキャンセル素子24を有している。

請求項（抜粋）：

Pch-MOSFETとNch-MOSFETのソース(又はドレイン)電極同士を接続した入力端子と、前記Pch-MOSFETと前記Nch-MOSFETの前記ドレイン(又は前記ソース)電極同士を接続した出力端子とを備え、前記Pch-MOSFETと前記Nch-MOSFETのゲート電極に入力した制御信号に基づいてスイッチング動作し、オン状態で前記入力端子の電圧を前記出力端子に印加するアナログスイッチ回路と、前記出力端子の電圧に応じて電荷を蓄積する容量素子と、前記アナログスイッチ回路と前記容量素子との間に接続され、前記スイッチング動作で生じるスイッチングノイズを低減させるノイズキャンセル回路とを有する半導体装置であって、前記ノイズキャンセル回路は、第1のN型半導体層と、絶縁膜を介して前記第1のN型半導体層上に形成され、前記Nch-MOSFETのゲート電極に接続される第1のゲート電極と、前記出力端子に接続される第1のP型半導体層とを備える第1のノイズキャンセル素子と、第2のP型半導体層と、絶縁膜を介して前記第2のP型半導体層上に形成され、前記Pch-MOSFETのゲート電極に接続される第2のゲート電極と、前記出力端子に接続される第2のN型半導体層とを備える第2のノイズキャンセル素子とを有していることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 17/16

FI (3件)：

H03K 17/16 F ,  H01L 27/08 321 L ,  H01L 27/04 H

Fターム (34件)：

5F038BH03 ,  5F038BH07 ,  5F038BH19 ,  5F038EZ20 ,  5F048AB10 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BF02 ,  5F048BG12 ,  5J055AX25 ,  5J055AX49 ,  5J055AX54 ,  5J055AX66 ,  5J055BX17 ,  5J055CX24 ,  5J055DX22 ,  5J055DX55 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ12 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX07 ,  5J055GX08