特許
J-GLOBAL ID：200903044219782295
半導体装置の実装方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平3-127852
公開番号（公開出願番号）：特開平5-326805
出願日： 1991年05月30日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】本発明は、フロン洗浄を行うことなく、安定したボンディングを行うことのできる半導体装置の実装方法を提供することを目的とする。【構成】本発明では、プリント基板表面の配線パターン30のうち、半導体チップ搭載領域の配線パターン11,12を保護膜21,22で被覆し、この状態で前記配線パターンのうち保護膜から露呈する配線パターン上に電子部品41を装着し接続し、こののち保護膜を剥離し、保護膜で被覆されていた領域の配線パターン上に半導体チップ70を接続するようにしている。
請求項（抜粋）：
プリント基板表面の配線パターンのうち、半導体チップ実装領域の配線パターンを保護膜で被覆する被覆工程と、前記配線パターンのうち保護膜から露呈する配線パターン上に電子部品を装着し接続する電子部品接続工程と、前記保護膜を剥離する剥離工程と、前記保護膜で被覆されていた領域の配線パターン上に半導体チップを接続する半導体チップ接続工程とを含むことを特徴とする半導体装置の実装方法。
IPC (2件)：
引用特許：
前のページに戻る
