特許
J-GLOBAL ID：200903044236124447
表示制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2006-025223
公開番号（公開出願番号）：特開2007-206384
出願日： 2006年02月02日
公開日（公表日）： 2007年08月16日
要約：
【課題】重ね合わせ処理を行う表示制御回路のFIFOバッファの総容量を削減する。【解決手段】データバッファ制御部13Aは、各レイヤのFIFOバッファが空にならないように画像メモリ2から画像データを読み出して補充する。データ処理部14Aは、制御情報格納部16のレジスタに格納された表示制御情報に基づいて、データバッファ制御部13AのFIFOバッファから画像データ読み出して画素毎に重ね合わせ処理を行って順次表示データを生成し、FIFOバッファ17に格納する。FIFOバッファ17に格納された表示データは、表示データ出力部18によって表示クロックDCKに従って読み出され、液晶表示装置20に出力される。FIFOバッファ17には重ね合わせ結果の表示データが格納されるので、重ね合わせ前の複数の画像データを格納する場合に比べてFIFOバッファの総容量を削減できる。【選択図】図1
請求項（抜粋）：
複数の画面毎の画像データが格納された画像メモリを読み出して、その読み出した画像データを画素毎に重ね合わせて表示するための表示データを生成して出力する表示制御回路であって、
前記複数の画面毎にその表示制御情報が設定される制御情報格納部と、
前記複数の画面に対応する複数の先入れ先出しバッファを有し、前記画像メモリから前記画像データを読み出して対応する先入れ先出しバッファに格納するデータバッファ制御部と、
前記制御情報格納部に設定された表示制御情報に基づいて、前記データバッファ制御部の先入れ先出しバッファに格納された前記画像データを順次読み出し、該表示制御情報に従って重ね合わせ処理を行って表示データを生成するデータ処理部と、
前記データ処理部で生成された前記表示データを一時格納する先入れ先出し型のバッファメモリと、
表示用のタイミング信号に従って前記バッファメモリから前記表示データを読み出して出力する表示データ出力部とを、
備えたことを特徴とする表示制御回路。
IPC (2件)：
FI (5件)：
G09G5/00 530M
, G09G5/00 550P
, G09G5/00 550R
, G09G5/00 555H
, G06F3/153 336B
5B069AA01
, 5B069BA01
, 5B069BA04
, 5B069BC09
, 5B069CA13
, 5B069LA12
, 5C082BA02
, 5C082BA12
, 5C082BA34
, 5C082BA35
, 5C082BB15
, 5C082BB22
, 5C082BB25
, 5C082BB26
, 5C082BB29
, 5C082BD02
, 5C082CA12
, 5C082CA56
, 5C082CA63
, 5C082DA54
, 5C082DA55
, 5C082DA64
, 5C082DA65
, 5C082DA89
, 5C082EA17
, 5C082MM04
, 5C082MM07
出願人引用 (1件)
-
画像合成装置
公報種別：公開公報
出願番号：特願2002-121456
出願人：ワイマチック株式会社
審査官引用 (3件)
前のページに戻る
