特許
J-GLOBAL ID：200903044239507894

フラッシュメモリ回路装置

発明者：
田中 浩一

田中 浩一 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-088464
公開番号（公開出願番号）：特開平8-286973
出願日： 1995年04月13日
公開日（公表日）： 1996年11月01日
要約：
【要約】【目的】 CPUの負荷を増加させることなしに、オンラインでフラッシュメモリのデータの書き換えを行うことのできるフラッシュメモリ回路装置を得る。【構成】 ROMモードとRAMモードとの間のモード切り替えおよびモード切替回路の制御を、転送開始指令信号を基にフラッシュメモリ回路装置内のハードウェアロジックにより構成された転送制御回路が行い、フラッシュメモリとRAMとの間のデータ転送を行い、前記RAMに格納されたデータの変更を可能にして前記変更されたデータを前記フラッシュメモリへ最終アドレスまで転送し書き込み、ハードウェア的に前記フラッシュメモリのデータの書き換えを行うフラッシュメモリ回路装置である。
請求項（抜粋）：
電気的に書き換え可能なフラッシュメモリと、該フラッシュメモリと同じメモリ容量を有し、格納されるデータがCPUにより変更可能なRAMと、データ転送の開始を指令する転送開始指令信号を基に、前記フラッシュメモリに書き込まれているデータを前記RAMへデータ転送するROMモードと前記RAMに書き込まれているデータを前記転送開始指令信号を基に前記フラッシュメモリへ最終アドレスまでデータ転送し書き込むRAMモードとを有し、前記ROMモードと前記RAMモードとの切り替えを行うハードウェアロジックにより構成した転送制御回路と、該転送制御回路による前記データ転送が最終アドレスのデータまで終了することで前記CPUに対する前記フラッシュメモリあるいは前記RAMの接続を切り替えるモード切替回路とを備えたフラッシュメモリ回路装置。
IPC (3件)：
G06F 12/06 520 ,  G06F 12/16 320 ,  G11C 16/06
FI (3件)：
G06F 12/06 520 D ,  G06F 12/16 320 A ,  G11C 17/00 309 F
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-122568   出願人：株式会社日立製作所
  • 特開昭63-300338
  • 特開昭63-300338

前のページに戻る

TOP

BOTTOM