特許
J-GLOBAL ID：200903044246124704
欠陥検査方法及び半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-174121
公開番号（公開出願番号）：特開平6-018428
出願日： 1992年07月01日
公開日（公表日）： 1994年01月25日
要約：
【要約】【構成】パターンが規則正しく、繰り返し配置されている基板において、前記基板上に配設されたパターンのうち、隣接した同一パターンの画像データ比較を、少なくとも3つ以上の同一パターンで行い、少なくとも2回以上比較することにより、欠陥が存在するパターン箇所を自動判定することを特徴とする欠陥検査方法。また半導体基板の構成単位であるチップが規則正しく配置されている前記半導体基板における欠陥検査工程において、隣接した2チップ間の同一パターンの画像データ比較を、3チップ以上で行い、少なくとも2回以上比較することを特徴とする半導体装置製造上の欠陥検査方法及び半導体装置の製造方法。【効果】従来人手により欠陥の存在するチップを判定していた作業を自動かつ円滑に同定することが可能になる。
請求項（抜粋）：
パターンが規則正しく、繰り返し配置されている基板において、前記基板上に配設されたパターンのうち、隣接した同一パターンの画像データ比較を、少なくとも3つ以上の同一パターンで行い、少なくとも2回以上比較することにより、欠陥が存在するパターン箇所を自動判定することを特徴とする欠陥検査方法。
IPC (3件)：
G01N 21/88
, G01B 11/24
, H01L 21/66
