特許

J-GLOBAL ID：200903044248456925

乱数発生方法、乱数発生方法を用いた通信システム及び子局

発明者： 成田 武司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 本田 崇
公報種別：公開公報
出願番号（国際出願番号）：特願2001-164093
公開番号（公開出願番号）：特開2002-359624
出願日： 2001年05月31日
公開日（公表日）： 2002年12月13日
要約：

【要約】 (修正有)【課題】 簡単な構成より必要な乱数を発生する乱数発生方法を提供する。【解決手段】 乱数とこの乱数を引き出すための数値とが対応付けられて記憶された乱数テーブル27を用いて乱数を発生させる。タイマ23から計時情報(11秒)を取得する第1のステップと、前記第1のステップにおいて取得した計時情報(11秒)に基づき前記メモリテーブル27を参照するための数値をY=int[(X+1)*10/60]という式から得る第2のステップと、前記第2のステップにおいて得られた数値(2)を用いて前記メモリテーブル27から対応する乱数(5.2)を取り出す第3のステップとを具備する。

請求項（抜粋）：

乱数とこの乱数を引き出すための数値とが対応付けられて記憶されたメモリテーブルを用いて乱数を発生させる乱数発生方法であって、計時情報を取得する第1のステップと、前記第1のステップにおいて取得した計時情報に基づき前記メモリテーブルを参照するための数値を得る第2のステップと、前記第2のステップにおいて得られた数値を用いて前記メモリテーブルから対応する乱数を取り出す第3のステップとを具備する乱数発生方法。

IPC (3件)：

H04L 12/28 307 ,  G06F 7/58 ,  H04B 7/24

FI (3件)：

H04L 12/28 307 ,  G06F 7/58 A ,  H04B 7/24 B

Fターム (11件)：

5K033AA01 ,  5K033BA04 ,  5K033CA06 ,  5K033CB18 ,  5K033CC02 ,  5K033DA19 ,  5K033DB16 ,  5K067AA42 ,  5K067BB21 ,  5K067DD24 ,  5K067DD51