特許
J-GLOBAL ID：200903044255162350
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-206180
公開番号（公開出願番号）：特開平8-069447
出願日： 1994年08月31日
公開日（公表日）： 1996年03月12日
要約：
【要約】【目的】任意のプログラムを高速で実行する。【構成】実行すべき任意のプログラムを記憶する主メモリ15と、この主メモリ15に記憶されたプログラムに従って演算を実行するCPU11と、このCPU11と接続され、上記プログラムのコンパイル時に自動生成されたプログラム中の特定部分のマッピングデータを、当該プログラムの起動時にロードしハードマクロ化して実現する書換可能素子としてのFPGA12とをシステム内に構成する。
請求項（抜粋）：
実行すべき任意のプログラムを記憶する主メモリと、この主メモリに記憶されたプログラムに従って演算を実行するCPUと、このCPUと接続され、上記プログラムのコンパイル時に自動生成されたプログラム中の特定部分のマッピングデータを、当該プログラムの起動時にロードしハードマクロ化して実現する書換可能素子とを具備したことを特徴とするデータ処理装置。
IPC (2件)：
G06F 15/78 510
, G06F 7/00
