特許

J-GLOBAL ID：200903044256271004

ラッチ回路

発明者： 宮城 雅記
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-302537
公開番号（公開出願番号）：特開2001-127594
出願日： 1999年10月25日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 異常を検出するとシステムを確実に停止し、停止した状態を電源を遮断するまで確実に保持し、さらに電源を再投入することで確実に停止を解除して動作を再開するラッチ回路を得ること。【解決手段】 本発明は、電圧や温度の異常を信号検出回路102で検出し、RSラッチ101をセットすることで被制御回路104の動作を停止させ、回路の暴走等を防ぐ。停止した被制御回路を再起動するためには、電源を再投入しパワーオンリセット回路103の出力でRSラッチ101をリセットすることでのみ可能という構成となっている。パワーオンクリア回路103は非常に広範囲の電源電圧の立ち上がり時間でも、確実にリセット信号を出力する構成となっている。

請求項（抜粋）：

信号の検出手段と信号検出状態を保持する手段と信号検出状態を解除する手段を有し、前記信号検出状態を保持する手段は信号の検出手段より発せられた検出出力を入力されると検出出力が入力されなくなっても電源を遮断するまで検出状態を保持しつづけ、前記信号検出状態を解除するする手段は電源の投入時にのみ解除信号を発生し、前記信号検出状態を保持する手段は一度信号検出状態を保持すると電源を遮断し再び投入した場合にのみ、非検出状態にリセットする事を特徴とするラッチ回路。

Fターム (10件)：

5J043AA06 ,  5J043AA08 ,  5J043AA13 ,  5J043DD02 ,  5J043DD07 ,  5J043DD10 ,  5J043DD11 ,  5J043HH01 ,  5J043JJ01 ,  5J043JJ10

引用特許：

審査官引用 (4件)

• 保持装置および保持回路
  公報種別：公開公報   出願番号：特願平8-262744   出願人：福島日本電気株式会社
• 特開平1-177215
  
• 特開昭55-118222
  
• 特開昭61-057112