特許

J-GLOBAL ID：200903044258698773

トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法

発明者： ジェイムズ ジェイ、チャンバース
出願人/特許権者： テキサス インスツルメンツ インコーポレイテッド
代理人 (4件)： 浅村 皓 ,  浅村 肇 ,  安藤 克則 ,  池田 幸弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-429603
公開番号（公開出願番号）：特開2004-214661
出願日： 2003年12月25日
公開日（公表日）： 2004年07月29日
要約：

【課題】トランジスタゲート構造の製造及び高誘電率ゲート誘電体の粗さを減少する方法を提供すること。【解決手段】トランジスタゲート構造を製造する方法が開示され、高誘電率誘電体層の粗さが、核形成促進層(120)を基板(104)又は任意の意図的な界面層の上に形成することによって低減され、高誘電率誘電体(130)が核形成促進層(120)の上に形成される。金属、金属ケイ化物、又は金属ケイ酸塩を含む、単分子層又は準単分子層などの核形成促進層は、10Å以下の厚さを有し、基板上又は意図的な界面層上の核形成部位の密度を増加させることによって、高誘電率誘電体材料の均一な化学気相成長が促進される。【選択図】図1

請求項（抜粋）：

金属、金属ケイ化物、又は金属ケイ酸塩を含む核形成促進層を半導体本体の上に形成すること、 化学気相成長プロセスを用いて、高誘電率誘電体層を核形成促進層の上に形成すること、 ゲートコンタクト層を高誘電率誘電体層の上に形成すること、 ゲートコンタクト層及び高誘電率誘電体層をパターン形成することを含む、 トランジスタゲート構造を製造する方法。

IPC (4件)：

H01L29/78 ,  H01L21/316 ,  H01L21/336 ,  H01L29/786

FI (4件)：

H01L29/78 301G ,  H01L21/316 X ,  H01L29/78 617T ,  H01L29/78 617V

Fターム (42件)：

5F058BA20 ,  5F058BC03 ,  5F058BE10 ,  5F058BF02 ,  5F058BF22 ,  5F058BJ04 ,  5F110AA01 ,  5F110AA09 ,  5F110AA30 ,  5F110CC02 ,  5F110DD11 ,  5F110EE02 ,  5F110EE09 ,  5F110FF01 ,  5F110FF09 ,  5F110FF27 ,  5F110FF29 ,  5F110FF35 ,  5F110GG02 ,  5F110NN65 ,  5F110NN66 ,  5F140AA01 ,  5F140AA02 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD04 ,  5F140BD11 ,  5F140BD13 ,  5F140BE02 ,  5F140BE03 ,  5F140BE05 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BG08 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08 ,  5F140CE10