特許

J-GLOBAL ID：200903044267599796

半導体装置の製造方法

発明者： 千葉 安浩
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-137064
公開番号（公開出願番号）：特開平10-335261
出願日： 1997年05月27日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 本発明は、シリサイド膜を形成する際に、細線効果が生じることを防止して、微細なライン上であっても低抵抗のシリサイド膜の形成を可能にする半導体装置の製造方法を提供することを目的とする。【解決手段】 ゲート電極14並びにソース領域16及びドレイン領域18を含む基体全面にTi膜22を成膜し、第1回目のRTA法を用いたアニール処理によりTi膜22を下地のSiと反応させて高抵抗相のC-49 TiSi2 膜24、26、28を形成し、第2回目の高圧アニール処理により低抵抗相のC-54 TiSi2 膜30、32、34に相転移する。このとき、第2回目のアニール処理を圧力70MPaという高圧下で行ってTiSi2 膜にストレスを印加し、相転移を促進するため、細線効果を生じることなく、微細なライン上であっても低抵抗相のC-54 TiSi2 膜30、32、34が形成される。

請求項（抜粋）：

シリコン領域を含む基体全面に金属膜を形成した後、第1回目の熱処理により前記金属膜と前記シリコン領域のSiとを反応させて、前記シリコン領域上に高抵抗相のシリサイド膜を自己整合的に形成し、第2回目の熱処理により前記高抵抗相のシリサイド膜を相転移させて、低抵抗相のシリサイド膜を形成する半導体装置の製造方法であって、前記第2回目の熱処理を行う際に、大気圧より高い圧力を印加して前記高抵抗相のシリサイド膜から前記低抵抗相のシリサイド膜への相転移を行うことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/28 301 T ,  H01L 29/78 301 P