特許

J-GLOBAL ID：200903044271772168

半導体装置およびその製造方法

発明者： 大辻 通也 ,  栢原 昭宏 ,  大崎 ▲瑩▼子
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-082016
公開番号（公開出願番号）：特開平6-296012
出願日： 1993年04月08日
公開日（公表日）： 1994年10月21日
要約：

【要約】【目的】 金属配線に厚膜部分を設けることにより配線抵抗を軽減し、薄膜部分を設けることにより応力印加時の剥離を防止する。【構成】 第一層金属膜2上の保護膜3をレジスト4を用いて選択除去したのち、レジスト4を除去せずに全面に第二層金属膜5を形成し、残存した前記レジスト膜4を除去すると同時に前記レジスト膜4上の前記第二層金属膜5を除去することにより、大電流用配線部分には第一層と第二層の金属膜2,5を、小電流用配線部分には第一層金属膜2と保護膜3を形成する。

請求項（抜粋）：

半導体基板と、この半導体基板上の大電流用配線部分に積層して形成した第一層金属膜および第二層金属膜と、前記半導体基板上の小電流用配線部分に形成した第一層金属膜と、前記小電流用配線部分の第一層金属膜を覆った保護膜とを備えた半導体装置。

IPC (4件)：

H01L 29/62 ,  H01L 21/3205 ,  H01L 21/336 ,  H01L 29/784

FI (2件)：

H01L 21/88 R ,  H01L 29/78 321 Y