特許
J-GLOBAL ID：200903044274745137
デジタル化回路及びこれを用いたレーザ測距装置ならびにギャロッピング計測装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2001-393778
公開番号（公開出願番号）：特開2003-194940
出願日： 2001年12月26日
公開日（公表日）： 2003年07月09日
要約：
【要約】【課題】 レーザ測距において受光量の変化による計測距離の変動を防止する。【解決手段】 受光したレーザ光を光電変換したアナログ信号(S1)が入力され、時間計測に用いるデジタル信号(D1)を出力するデジタル化回路を、アナログ信号(S1)が入力され所定時間遅延した遅延信号A(S2)を出力する遅延回路A212と、アナログ信号(S1)が入力され遅延回路A212の所定時間の1/2の時間遅延した遅延信号B(S3)を出力する遅延回路B215と、遅延信号B(S3)が入力され、この信号レベルが所定レベル以上である間、制御信号(G1)を出力するレベル検出回路216と、アナログ信号(S1)と遅延信号A(S2)と制御信号(G1)とが入力可能に構成され、制御信号(G1)が入力されているときに、入力されたアナログ信号(S1)と遅延信号A(S2)の信号電圧が一致したタイミングでデジタル信号(D1)を出力する比較回路214とから構成する。
請求項（抜粋）：
入力されるアナログ電気信号に基づいて、所定のタイミングでデジタル信号を出力するデジタル化回路であって、前記アナログ電気信号が入力され、このアナログ電気信号を所定時間遅延した第1の遅延信号を出力する第1の遅延回路と、前記アナログ電気信号が入力され、このアナログ電気信号を第1の遅延回路の所定時間よりも短い所定時間遅延した第2の遅延信号を出力する第2の遅延回路と、前記第2の遅延信号が入力され、この第2の遅延信号の信号レベルが所定レベル以上である間、所定の制御信号を出力するレベル検出回路と、前記アナログ電気信号と前記第1の遅延信号と前記制御信号とが入力可能に構成され、前記制御信号が入力されているときに、入力された前記アナログ電気信号と前記第1の遅延信号の信号電圧が一致したタイミングで前記デジタル信号を出力する比較回路とを有することを特徴とするデジタル化回路。
Fターム (18件)：
5J084AA04
, 5J084AA05
, 5J084AA10
, 5J084AB20
, 5J084AD01
, 5J084BA04
, 5J084BA36
, 5J084BA48
, 5J084BB01
, 5J084BB24
, 5J084BB31
, 5J084CA03
, 5J084CA22
, 5J084CA34
, 5J084CA55
, 5J084DA01
, 5J084DA08
, 5J084EA04
