特許
J-GLOBAL ID：200903044304263639
電界効果トランジスタを含む半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-008381
公開番号（公開出願番号）：特開平6-295926
出願日： 1993年01月21日
公開日（公表日）： 1994年10月21日
要約：
【要約】【目的】 ゲート耐圧を低下させることなく、gmが高いFETを提供する。【構成】 n-Al0.15Ga0.85As層5から供給された電子は、i-In0.2Ga0.8As層7a,7bを走行する。Al組成比の違いから、i-Al0.3Ga0.7As層8a,8bのポテンシャル障壁の高さは、n-Al0.15Ga0.85As層5より高くなり、電子のとじ込め効果が高くなり、gmが増大する。また、ゲート電極45が接する半導体層はi-Al0.3Ga0.7As層8bであるので、ゲート耐圧も向上する。
請求項（抜粋）：
半絶縁性半導体基板上に設けられた複数の半導体層、前記複数の半導体層上に設けられたゲート電極、を有する半導体装置であって、前記複数の半導体層は少なくとも、A)電子供給層、B)電子供給層を挟み込むように形成され、電子親和力が前記電子供給層よりも大きいとともに、ドナー不純物が添加されていない2つのチャネル層、C)前記2つのチャネル層のうち、半導体基板側のチャネル層を第1のチャネル層とし、第1のチャネル層と半導体基板の間に形成された半導体層であって、電子親和力が前記電子供給層よりも小さいとともに、ドナー不純物が添加されていない第1のバリア層、D)前記2つのチャネル層のうち、ゲート電極側のチャネル層を第2のチャネル層とし、第2のチャネル層とゲート電極との間に形成された半導体層であって、電子親和力が前記電子供給層よりも小さいとともに、ドナー不純物が添加されていない第2のバリア層、を備えているとともに前記電子供給層は、ドナー不純物が添加されているとともに、前記第1および前記第2のチャネル層に電子を供給することにより、全域で電荷空乏層化していること、を特徴とする半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
