特許
J-GLOBAL ID:200903044350693001

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願平7-225764
公開番号(公開出願番号):特開平9-051096
出願日: 1995年08月09日
公開日(公表日): 1997年02月18日
要約:
【要約】【課題】P+ 層底部の接合容量の低減とゲート酸化膜を保護するツェナダイオードとを簡単な工程で実現する。【解決手段】ゲート電極5n、5pをマスクとして基板法線に対し10度から60度の範囲で傾斜させた斜め方向から第1伝導型(N型)を発生させる不純物イオン6を注入し、第2伝導型のウェル(Pウェル)上のゲート電極から離間した一部と第1伝導型のウェル(Nウェル)領域とが開口したマスクを形成し、開口部に斜め方向から第2伝導型を発生させるイオン8を注入し、基板表面にほぼ垂直に第2伝導型を発生させるイオン9を注入し、注入した第1伝導型を発生させるイオン、第2伝導型を発生させるイオンを熱処理により活性化し、ソースドレインおよびツェナダイオードを形成するための第1伝導型の高濃度層(N+ 層)14、第2伝導型の高濃度層(P+ 層)15を形成する。
請求項(抜粋):
半導体基板中に第1伝導型のウェル(Nウェル)と第2伝導型のウェル(Pウェル)を形成する工程とゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして基板法線に対し斜め方向から第1伝導型(N型)を発生させる不純物イオンを注入する工程と、第2伝導型のウェル(Pウェル)上のゲート電極から離間した一部と第1伝導型のウェル(Nウェル)領域とが開口したマスクを形成し、開口部に斜め方向から第2伝導型を発生させるイオンを注入する工程と、基板表面にほぼ垂直に第2伝導型を発生させるイオンを注入する工程と、前記注入した第1伝導型を発生させるイオン、第2伝導型を発生させるイオンを熱処理により活性化する工程と、ソースドレインおよびツェナダイオードを形成するための第1伝導型の高濃度層(N+ 層)、第2伝導型の高濃度層(P+ 層)を形成する工程を具備することを特徴とした半導体装置の製造方法。
IPC (3件):
H01L 29/78 ,  H01L 27/06 ,  H01L 29/866
FI (3件):
H01L 29/78 301 K ,  H01L 27/06 311 B ,  H01L 29/90 D

前のページに戻る