特許
J-GLOBAL ID：200903044365403662
集積回路およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-101632
公開番号（公開出願番号）：特開2002-299555
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：
【要約】【課題】 半導体基板上にコンデンサを形成する際に、そのスペースを増加することなく静電容量値を増加でき、コンデンサ配置のスペース効率を高めることができるようにした集積回路の提供。【解決手段】 半導体基板1上に絶縁分離層2が形成され、その絶縁分離層2上にコンデンサ3を形成するようにした。コンデンサ3は、絶縁分離層2上に形成される下側電極4と、この下側電極4上に形成される絶縁分離層5と、この絶縁分離層5上に形成される上側電極6とを含んでいる。下側電極4と上側電極6の各内側の面には、コンデンサ3の静電容量を増加するために、下側電極柱7と上側電極柱8とが所定の間隔で交互に取付けられている。
請求項（抜粋）：
半導体基板上に、下側電極と上側電極とを対向して配置させるとともに、その両電極間に絶縁層を介在させてコンデンサを形成させた集積回路であって、前記下側電極と前記上側電極とに、前記コンデンサの静電容量を増加すべき下側電極柱と上側電極柱とを設けるようにしたことを特徴とする集積回路。
IPC (2件)：
Fターム (5件)：
5F038AC05
, 5F038AC10
, 5F038EZ14
, 5F038EZ15
, 5F038EZ20
