特許
J-GLOBAL ID：200903044382097249
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-304195
公開番号（公開出願番号）：特開平7-161715
出願日： 1993年12月03日
公開日（公表日）： 1995年06月23日
要約：
【要約】 (修正有)【目的】半導体基板の段差部を消滅させ、LSIの微細化および歩留まり向上を図るためのものであり、特に多層配線を有する半導体装置の製造方法に関する。【構成】半導体基板1の一主面上に形成された絶縁膜2上に金属を被着し、配線パターンを加工する工程と、全面に絶縁膜4を前記金属の厚さより厚く堆積する工程と、全面にポジ型あるいはネガ型のレジスト膜5を塗布する工程と、全面に渡ってストライプ状などの規則的に配置されたパターンが設けられたマスク6を用いて、絶縁膜の標高の低い領域に焦点を合わせて露光する工程と、現像して絶縁膜の標高の低い部分のみに当該マスクパターンのレジスト5を形成する工程を含むことを特徴とする半導体装置の製造方法。
請求項（抜粋）：
半導体基板の一主面上に形成された絶縁膜上に金属を被着し、配線パターンを加工する工程と、全面に絶縁膜を前記金属の厚さより厚く堆積する工程と、全面に感光性の膜を塗布する工程と、全面に渡って規則的な配置からなるパターンが設けられたマスクを用いて、絶縁膜の標高の低い領域に焦点を合わせて露光する工程と、現像して絶縁膜の標高の低い部分にのみ前記マスクパターンのレジストを形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/027
H01L 21/88 K
, H01L 21/30 578
