特許

J-GLOBAL ID：200903044386727034

データ処理システムに於ける高性能多重論理経路の動作用の方法とシステム

発明者： リチャード・ジェームス・エイックメイヤー ,  ロス・エバン・ジョンソン ,  ハロルド・エフ・コスマン ,  スティーブン・レイモンド・クンケル ,  ティモシー・ジョン・ミュリィンス ,  ジェームス・アレン・ローズ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-128030
公開番号（公開出願番号）：特開平9-006633
出願日： 1996年05月23日
公開日（公表日）： 1997年01月10日
要約：

【要約】 (修正有)【課題】 多重論理経路データ処理システムにおいて、マルチレベル・キャッシュ・システムのメモリに対する待ち時間による遅れを削減する。【解決手段】 最初の論理経路内で少なくとも1つの命令を実行し、その後第1論理経路内の選択された点に於けるプロセッサの状態を格納し、上記の第1論理経路の実行を終了し、第2論理経路を選択してレベル2またはこれより高いキャッシュの失敗にのみ応答してこれを実行し、これによってメモリに対する待ち時間に起因するプロセッサの遅れを最小にする。各論理経路の有効性の状態は、キャッシュの失敗が補正される前に以前の論理経路に戻ってこれが実行される可能性を最小にするため、保持しておくのが好ましい。残りの全ての論理経路と関連して無効の指示が行われた場合には、直前に実行した論理経路の有効状態が全ての他の論理経路に先だって変化することを期待して当該直前に実行した論理経路を選択して実行するのが好ましい。

請求項（抜粋）：

プロセッサ、主記憶装置及び少なくとも2つのレベルのキャッシュ・メモリを有するデータ処理システムに於いて高性能の多重論理経路の動作を行う方法に於いて、上記の方法は、第1論理経路内で少なくとも1つの命令を実行するステップと、その後上記の第1論理経路内の選択した点に於ける上記のプロセッサの状態を格納し、上記の第1論理経路の実行を終了し、識別した事象が発生し上記の識別した事象が論理経路の切り替えに必要な時間の長さを超える上記の事象と関連する遅れを有する場合に、上記の識別した事象に応答してのみ第2論理経路に実行を切り替えるステップと、上記の第2論理経路内で少なくとも1つの命令を実行するステップであって、この場合メモリに対するアクセスの待ち時間に起因する処理遅れが最小になる上記のステップと、を含むことを特徴とする方法。

IPC (3件)：

G06F 9/46 340 ,  G06F 12/08 ,  G06F 12/08 310

FI (3件)：

G06F 9/46 340 C ,  G06F 12/08 F ,  G06F 12/08 310 Z

引用特許：

審査官引用 (4件)

• 特開平3-071248
  
• 特開昭63-238631
  
• 特開昭60-091452
  
• 特開昭58-189742