特許

J-GLOBAL ID：200903044399355950

半導体集積回路装置

発明者： 風間 秀士 ,  加藤 正隆 ,  石井 修一 ,  入倉 忍
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-210712
公開番号（公開出願番号）：特開平10-054866
出願日： 1996年08月09日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】 ラッチを含むクロックパスのディレイを短時間で容易に、且つ確実に測定する。【解決手段】 半導体集積回路装置1に所定のテストを行うテスタを接続し、クロックセレクタ4、セレクタ6に選択信号を出力し、ラッチ2を含むパスのリングオシュレータ動作を行い、ラッチ2を含むパスのディレイを周波数によって測定する。それにより、短時間で容易にディレイの測定を行うことできる。

請求項（抜粋）：

ラッチが設けられた半導体集積回路装置であって、前記ラッチに入力されるストローブ信号と前記ラッチから出力された反転信号とを選択信号に基づいて選択する第1の信号選択手段と、前記第1の信号選択手段から出力された信号に基づいて所定のパルスを生成し、前記ラッチのストローブ信号となる前記パルスを出力するパルス生成手段と、前記第1の信号選択手段から出力された信号と前記ラッチのデータ入力部に出力される信号とを選択信号に基づいて選択する第2の信号選択手段と、前記ラッチから出力された信号を所定の回路に出力し、前記ラッチから出力された信号の反転信号を前記第1の信号選択手段の入力部に出力する信号分配手段とよりなるディレイ測定回路を設けたことを特徴とする半導体集積回路装置。

IPC (3件)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G01R 31/28 V ,  H01L 27/04 T