トグル・モード・インクリメント論理回路を使用した線形およびトグル・モードのバースト・アクセス・シーケンスを制御する方法および装置

発明者： ,
出願人/特許権者：
代理人 (1件)：山川政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-504627
公開番号（公開出願番号）：特表平11-501751
出願日： 1996年07月18日
公開日（公表日）： 1999年02月09日
要約：

【要約】トグル・モード自動インクリメント論理回路を使用してコンピュータ・システムにおけるメモリへの順次モードとトグル・モードのバースト・アクセスを制御するメモリ・アクセス制御論理回路。本発明のメモリ・アクセス制御論理回路はメモリ・バースト・アクセス操作時にメモリ場所をアクセスするシーケンスを制御し、このバースト・アクセス・シーケンスはバースト・アクセス開始アドレスが増分される順序によって決定される。本発明のメモリ・アクセス制御論理回路を使用するコンピュータ・システムには、開始アドレスをトグル・シーケンスで増分するトグル・インクリメント論理回路が組み込まれる。入力バスが、コンピュータ・システム内のデバイスから、バースト・アクセス要求と、バースト・アクセス要求に応答してアクセスする第1のメモリ場所を示すバースト・アクセス開始アドレスとを受け取る。別の論理回路が、デバイスがバースト・アクセスのために線形インクリメント・シーケンスとトグル・インクリメント・シーケンスのいずれを必要としているかを判断する。第1のデバイスが線形インクリメント・シーケンスを必要としているという判断に応答して、制御論理回路がトグル・インクリメント論理回路を制御して開始アドレスを線形シーケンスで増分する。

請求項（抜粋）：

順序が線形順序またはトグル順序であり、順序がバースト・アクセス開始アドレスが増分されるシーケンスによって決まり、コンピュータ・システムがトグル・シーケンスでアドレスを増分するトグル・インクリメント論理回路を備える、バースト・アクセス操作中に前記コンピュータ・システムにおけるメモリの場所がアクセスされる前記順序を制御する装置であって、開始アドレスがアクセス要求に応答してアクセスされる第1のメモリ場所を示す、コンピュータ・システム内のデバイスから前記バースト・アクセス要求および前記開始アドレスを受け取る入力バスと、デバイスがバースト・アクセスのために線形とトグルのいずれのアドレス・インクリメント・シーケンスを必要とするかを判断する論理回路と、第1のデバイスが線形アドレス・インクリメント・シーケンスを必要とすると判断する判断論理回路に応答して、トグル・インクリメント論理回路を制御して線形シーケンスで開始アドレスを増分するシーケンス制御論理回路とを備える装置。

前のページに戻る