特許
J-GLOBAL ID:200903044416046096

画素回路、表示装置及び電子機器

発明者:
出願人/特許権者:
代理人 (4件): 井上 一 ,  竹腰 昇 ,  榎並 智和 ,  黒田 泰
公報種別:公開公報
出願番号(国際出願番号):特願2006-168949
公開番号(公開出願番号):特開2006-309260
出願日: 2006年06月19日
公開日(公表日): 2006年11月09日
要約:
【課題】 電流駆動型発光素子における電流量や発光量が低下する経時劣化や該経時劣化がバラツキをもって発生した場合に、その経時劣化を適宜補正し、画面輝度の低下や画面ムラを低減すること。【解決手段】 マトリクス状の複数の画素の各々に設けられる画素回路であって、第1給電線213及び第2給電線215間に接続された電流駆動型の発光素子224と、第1及び第2給電線間に発光素子と直列に接続されたソース及びドレインを介して発光素子を流れる駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第1薄膜トランジスタ素子223と、保持容量222と、発光素子の両端の電圧と駆動電流の電流量との関係に依存して、第1給電線213と第2給電線214との間の抵抗、あるいは第1,第2の給電線の一方と保持容量との間の抵抗を調整して、駆動電流の電流量の減少に応じて駆動電流を増加させる駆動電流補償素子231〜234とを備えた。【選択図】 図11
請求項(抜粋):
少なくともデータ信号が供給される信号配線並びに駆動電流を流すための電源が供給される第1及び第2給電線が設けられた表示装置の表示領域を構成するマトリクス状の複数の画素の各々に設けられる画素回路であって、 前記第1及び第2給電線間に接続された電流駆動型の発光素子と、 前記第1及び第2給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第1薄膜トランジスタ素子と、 前記発光素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第1給電線と前記第2給電線との間の抵抗を調整することにより、前記駆動電流の電流量の減少に応じて前記駆動電流を増加させる駆動電流補償素子と、 を備えたことを特徴とする画素回路。
IPC (3件):
G09G 3/30 ,  G09G 3/20 ,  H01L 51/50
FI (9件):
G09G3/30 J ,  G09G3/20 670J ,  G09G3/20 611H ,  G09G3/20 624B ,  G09G3/20 641D ,  G09G3/20 642A ,  G09G3/20 642C ,  G09G3/20 642P ,  H05B33/14 A
Fターム (16件):
3K107AA01 ,  3K107BB01 ,  3K107CC33 ,  3K107CC34 ,  3K107EE04 ,  3K107HH05 ,  5C080AA06 ,  5C080BB05 ,  5C080DD03 ,  5C080DD29 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ05 ,  5C080JJ06
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る