特許

J-GLOBAL ID：200903044424299157

半導体集積回路装置

発明者： 榊原 純 ,  鶴田 和弘 ,  氷見 啓明
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平6-318401
公開番号（公開出願番号）：特開平8-181219
出願日： 1994年12月21日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 保護回路素子を有する半導体集積回路装置において、チップ面積の縮小化を図る。【構成】 半導体集積回路素子をなすPチャネルMOSFET14aとNチャネルMOSFET14bをSOI構造にて構成し、その保護回路を構成する保護回路素子としてのNチャネルMOSFET13を半導体基板1に形成するとともに、そのドレイン領域13aを、半導体集積回路素子の入力パッド11下部に形成するようにした。

請求項（抜粋）：

半導体基板上に形成された半導体集積回路素子と、前記半導体基板上の前記半導体集積回路素子と異なる領域に形成され、前記半導体集積回路素子と電気接続される入力パッドと、前記半導体集積回路素子と前記入力パッドとの間で電気的に接続され、前記半導体集積回路素子を保護する保護回路素子とを備えた半導体集積回路装置において、前記保護回路素子は、前記入力パッド下部の前記半導体基板上に形成されていることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/786

FI (3件)：

H01L 27/08 321 H ,  H01L 27/04 H ,  H01L 29/78 613 Z

引用特許：

審査官引用 (3件)

• 特開昭62-036867
  
• 特開平2-186673
  
• 特開平4-345064