特許
J-GLOBAL ID：200903044432083147
半導体集積回路実装基板
発明者：
,
出願人/特許権者：
代理人 (1件)：
須山 佐一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-190039
公開番号（公開出願番号）：特開平5-036857
出願日： 1991年07月30日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 高速スイッチング動作時の電源ノイズの発生が抑制され、信頼性が高くかつ半導体集積回路や個別部品の高集積化、高密度実装化を実現した半導体集積回路実装基板を提供する。【構成】 第1の導電体電極層2と第2の導電体電極層4とこれらの 2つの層間に挟持される誘電体層3とにより形成されるコンデンサが、基板1上に配設されており、基板の最上層の表面に実装された半導体集積回路チップ8とは接続ビア(via)9、10によって接続され、チップコンデンサの表面実装およびその配線のための面積が不要でその分集積回路チップをより多く実装でき、またそれらの配置および結線の自由度も高くでき、半導体集積回路や個別部品の高集積化、高密度実装化が実現できる。
請求項（抜粋）：
導電体層と第1の誘電体層とを交互に積層してなる多層配線基板上に 1チップ以上の半導体集積回路チップを実装し、該半導体集積回路チップの電位の異なる 2端子間に接続されるバイパスコンデンサを有する半導体集積回路実装基板において、前記多層配線基板に第2の誘電体層が配設され前記第2の誘電体層上の同一導電体層あるいは該第2の誘電体層を介して隣接する異なった導電体層に前記バイパスコンデンサの対向電極が形成され、該バイパスコンデンサの一方の電極および前記半導体集積回路チップの電源回路の一端ならびに前記バイパスコンデンサの他方の電極および前記半導体集積回路チップの電源回路の前記一端とは電位の異なる他端とが電気的に接続されてなる構造を有し、前記半導体集積回路チップごとに個別に 1つ以上電気的に接続された前記バイパスコンデンサが、前記半導体集積回路チップの前記半導体集積回路実装基板への投影面積内に配設されてなることを特徴とする半導体集積回路実装基板。
IPC (3件)：
H01L 23/12
, H01L 25/00
, H01L 27/04
H01L 23/12 B
, H01L 23/12 N
