特許
J-GLOBAL ID：200903044459453647
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-313229
公開番号（公開出願番号）：特開2001-135638
出願日： 1999年11月04日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】 溝や接続孔の高アスペクト比化に対応し、バリア層や銅シード層のステップカバリッジを十分に得ることで層間絶縁膜中への銅の拡散による配線間での電流リークを抑制し、かつエレクトロマイグレーション耐性の向上を図る。【解決手段】 絶縁膜21に形成した凹部(溝)24内に銅もしくは銅合金からなる導電体材料25を形成した半導体装置において、凹部24が形成されている絶縁膜21の少なくとも一部分は導電体材料25の拡散速度が酸化シリコン系絶縁膜よりも遅い絶縁膜からなり、この絶縁膜からなる部分に形成されている凹部24内の導電体材料25は凹部24内に直接接触する状態に形成されているものである。
請求項（抜粋）：
絶縁膜に形成した凹部内に銅もしくは銅合金からなる導電体材料を形成した半導体装置において、前記凹部が形成されている前記絶縁膜の少なくとも一部分は、前記導電体材料の拡散速度が酸化シリコン系絶縁膜よりも遅い絶縁膜からなり、前記導電体材料の拡散速度が酸化シリコン系絶縁膜よりも遅い絶縁膜からなる部分に形成されている前記凹部内の導電体材料は前記凹部内に直接接触する状態に形成されていることを特徴とする半導体装置。
Fターム (42件)：
5F033HH11
, 5F033HH12
, 5F033HH19
, 5F033HH21
, 5F033HH23
, 5F033HH28
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ11
, 5F033JJ12
, 5F033KK11
, 5F033KK12
, 5F033KK19
, 5F033KK21
, 5F033KK23
, 5F033KK28
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ13
, 5F033QQ25
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR21
, 5F033RR22
, 5F033SS15
, 5F033SS22
, 5F033XX05
, 5F033XX28
