特許
J-GLOBAL ID:200903044480774410

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 早瀬 憲一
公報種別:公開公報
出願番号(国際出願番号):特願平9-264247
公開番号(公開出願番号):特開平11-101859
出願日: 1997年09月29日
公開日(公表日): 1999年04月13日
要約:
【要約】【課題】 機能マクロ回路とその前段の組合せ回路との間に検査用SFF回路を設けることなく、上記組合せ回路のスキャンパス検査を実施可能とし、これにより構成回路を検査するための検査用回路の増大を抑え、かつ検査用回路による動作タイミングの変化を考慮した特別なタイミング設計を不要とし、しかもスキャンパス検査を故障検出率の高いものとする。【解決手段】 機能マクロ回路13M、及びその前段の組合せ回路12Cとともに、スキャンパスを形成する複数のSFF回路11F,15F,18Fを備え、上記機能マクロ回路前段側のSFF回路11Fの出力が入力される前段組合せ回路12Cの出力と、その他の組合せ回路1BCの出力とを切り換えて所定の順序回路18Fに出力する選択回路17Sを備えた。
請求項(抜粋):
複数の順序回路を備え、該複数の順序回路により、スキャンパス検査用信号を通過させるためのスキャンパスが形成されるよう構成した半導体装置であって、データの記憶あるいはその他のデータ処理を行う機能を有する機能回路と、該機能回路の前段に設けられ、上記複数の順序回路のうちの、上記機能回路前段側の順序回路の出力が入力される前段組合せ回路と、該前段組合せ回路の出力と、該前段組合せ回路以外の所定の組合せ回路の出力とを制御信号に基づいて切り換えて、上記複数の順序回路のうちのいずれか1つの順序回路に出力する信号切換手段とを備えたことを特徴とする半導体装置。
IPC (2件):
G01R 31/28 ,  G06F 11/22 360
FI (2件):
G01R 31/28 G ,  G06F 11/22 360 P

前のページに戻る