外部記憶装置およびそのメモリアクセス制御方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：富田和子
公報種別：公開公報
出願番号（国際出願番号）：特願平7-179075
公開番号（公開出願番号）：特開平9-034740
出願日： 1995年07月14日
公開日（公表日）： 1997年02月07日
要約：

【要約】【目的】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。【構成】ホスト2がライトするセクタデータは一時ライトバッファ7に格納される。マイクロプロセッサ8は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第1のメモリ4に、偶数番目のセクタデータの場合には第2のメモリ5に格納する。ホスト2がセクタデータをリードするときには、データ切換手段11において、第1のメモリから読み出したN番目のセクタデータをシステムバスに対し出力すると同時に、第2のメモリから読み出したN+1番目のセクタデータ(ホストコンピュータが次にリードするセクタデータ)をエラー訂正手段に対し出力する。これにより、N+1番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。

請求項（抜粋）：

ホストコンピュータとのインタフェースを司るシステムインタフェース部と、該システムインタフェース部と前記ホストコンピュータとを接続しているシステムバスのバス幅より大きいバイト数のデータからなるセクタデータに対してエラー検出およびエラー訂正を行うエラー訂正手段と、それぞれ、前記システムバスのバス幅と同一のバス幅のメモリバスを有し、セクタデータを格納する静的記憶装置としての第1のメモリおよび第2のメモリと、前記ホストコンピュータから前記第1および第2のメモリに対する、セクタデータのリードおよびライト動作を制御する制御手段とを備え、前記制御手段は、前記ホストコンピュータからのライトコマンドに応答して、当該ライトコマンドに付随する複数のセクタデータをセクタ単位に交互に前記第1および第2のメモリに格納し、前記制御手段は、前記ホストコンピュータからのリードコマンドに応答して、該リードコマンドで要求された複数のセクタデータのうち、1番目のセクタデータを前記第1のメモリから読み出して前記エラー訂正手段に供給し、その後、前記第1および第2のメモリの一方からN番目(Nは自然数)のセクタデータを前記システムインタフェース部へ転送する間に、他方からN+1番目のセクタデータを前記エラー訂正手段に転送するように、前記第1および第2のメモリのセクタデータの読み出しを同時に行うことを特徴とする外部記憶装置。

IPC (4件)：

G06F 11/10 330 , G06F 3/06 301 , G06F 3/06 305 , G06F 12/16 320

FI (4件)：

G06F 11/10 330 M , G06F 3/06 301 P , G06F 3/06 305 A , G06F 12/16 320 F

引用特許：

出願人引用 (3件)

特開昭58-023395
特開昭63-317837
特開平2-024752

前のページに戻る