特許
J-GLOBAL ID：200903044496399490
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253978
公開番号（公開出願番号）：特開平7-111254
出願日： 1993年10月12日
公開日（公表日）： 1995年04月25日
要約：
【要約】 (修正有)【目的】 本発明は、製造歩留りの高い半導体装置の製造方法を提供する。【構成】 上面に配線が形成されたウェハ20上にレジスト21を塗布する工程と、ウェハを切断して複数のチップに分割する工程と、分割されたチップ25,26をパッケージ27に取り付ける工程と、パッケージに取り付けられたチップ上のレジストを除去する工程とを備える。このように切断された各チップは、上面にレジストを塗布した状態でパッケージに取り付けられる。チップ上に形成されたレジストの除去は、ピンセット等でパッケージを掴んで行えばよく、直接チップをピンセット等で掴むことはない。このため、チップハンドリングによる欠け不良がなくなり、製造歩留りが向上する。
請求項（抜粋）：
上面に配線が形成されたウェハ上にレジストを塗布する工程と、ウェハを切断して複数のチップに分割する工程と、分割された前記チップをパッケージに取り付ける工程と、前記パッケージに取り付けられた前記チップ上のレジストを除去する工程とを備えることを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/301
, H01L 21/304 351
, H01L 21/52
, H01L 23/00
