特許

J-GLOBAL ID：200903044500870721

半導体素子のキャパシタ及びその製造方法

発明者： ユー-チャン ジェオン
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-317879
公開番号（公開出願番号）：特開平9-172147
出願日： 1996年11月28日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】半導体素子のキャパシタにおいて、高誘電体薄膜を形成する。【解決手段】下部電極52の各面を半導体基板であるシリコン基板に対し、上方向き所定角(θ)で傾斜させる。この傾斜角(θ)は45°が望ましい。このキャパシタを製造するには、半導体シリコン基板上に、層間絶縁膜、電極物質、レジストパターンを形成し、その上からレジストパターン、電極物質の食刻を行う。レジストパターンにより溝ができているので、食刻により半導体シリコン半導体基板の表面に対して傾斜した面を有する下部電極層が形成され、その上に誘電体膜、上部電極層がを形成される。

請求項（抜粋）：

半導体基板上に、該半導体基板の表面に対して傾斜した面を有する下部電極と、該下部電極上に形成された誘電体膜と、該誘電体膜上に形成された上部電極と、を備えて構成されたことを特徴とする半導体素子のキャパシタ。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 651

引用特許：

審査官引用 (1件)

• 特開平4-373168