特許
J-GLOBAL ID：200903044512095863
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-063220
公開番号（公開出願番号）：特開平7-273319
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 ソース層の抵抗の上昇によるオン抵抗の上昇を抑えること【構成】 n- 型エピタキシャル層2上にp型ベース層16を形成し、このp型ベース層16内にn+ 型ソース層4を形成する。そして、表面からn- 型エピタキシャル層2に達するU溝50を形成し、このU溝50上にゲート酸化膜8及びゲート電極9を形成する。この時、ゲート酸化膜8は、U溝側に形成された均一で薄い薄膜部λと、この薄膜部λに比べて厚く形成された厚膜部とからなり、この上に形成されたゲート電極9は、U溝50の底部から薄膜部λ、厚膜部上まで形成する。
請求項（抜粋）：
第1導電型の第1半導体層と、前記第1半導体層上に形成された第2導電型の第2半導体層と、この第2半導体層内に前記第1半導体層と隔てられた第1導電型の第3半導体領域と、この第3半導体領域表面から前記第1半導体層に達する深さの溝を有し、前記溝の表面と前記第3半導体領域表面に共通に形成されたゲート酸化膜と、該ゲート酸化膜の表面に形成されたゲ-ト電極層と、前記第2半導体層および第3半導体領域の表面に共通に形成されたソ-ス電極層と、前記第1半導体層の裏面側に形成されたドレイン電極層とを備える半導体装置において、前記第3半導体領域は、その表面部において不純物密度が略一定の一定不純物密度部と、この一定不純物密度部より不純物密度が低い低不純物密度部とからなり、前記ゲート電極層は、前記第2半導体層の溝側表面上及び少なくとも前記低不純物密度部表面上に前記ゲート酸化膜を介して形成されたことを特徴とする半導体装置。
引用特許：
前のページに戻る
