特許

J-GLOBAL ID：200903044517851992

CMOS出力回路

発明者： 村上 和生
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-148261
公開番号（公開出願番号）：特開平5-315560
出願日： 1992年05月13日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 実使用上あるいはテスト上、適正な電流の駆動能力を持ったCMOS出力回路を得る。【構成】 CMOS出力回路のトランジスタ4,5に、直列に、実効チャネル幅の制御手段6,7を設け、さらにこの実効チャネル幅制御手段のもつゲート電極に制御信号を与える制御信号発生手段3を設ける。【効果】 実使用上あるいはテスト上、適当な駆動能力を持つCMOS出力回路が得られ、リンギング等の少ない最適な出力特性が得られる。

請求項（抜粋）：

出力段にPMOS型出力トランジスタ及びNMOS出力トランジスタを有するCMOS出力回路において、上記出力段のPMOS型出力トランジスタ及びNMOS出力トランジスタに、各々に直列接続され、上記PMOS型出力トランジスタ及びNMOS型出力トランジスタの実効チャネル幅をそれぞれ制御する,それぞれ単数あるいは複数のトランジスタからなるPMOS型出力トランジスタ側及びNMOS出力トランジスタ側の実効チャネル幅制御手段と、上記実効チャネル幅制御手段の上記単数あるいは複数のトランジスタのゲートに、該トランジスタの駆動出力を制御する制御信号を出力する制御信号発生手段とを備えたことを特徴とするCMOS出力回路。

IPC (5件)：

H01L 27/092 ,  G06F 3/00 ,  H03K 17/687 ,  H03K 19/0175 ,  H03K 19/0948

FI (4件)：

H01L 27/08 321 L ,  H03K 17/687 F ,  H03K 19/00 101 F ,  H03K 19/094 B